计算机组成原理（唐朔飞版）第四章课后习题
4.1 解释概念:主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、 Flash Memory。
主存:主存储器,用于存放正在执行的程序和数据。CPU 可以直接进行随机读写,访问速度较高。
辅存:辅助存储器,用于存放当前暂不执行的程序和数据,以及一些需要永久保存的信息。
Cache :高速缓冲存储器,介于 CPU 和主存之间,用于解决 CPU 和主存之间速度不匹配问题。
RAM :半导体随机存取存储器,主要用作计算机中的主存。
SRAM :静态半导体随机存取存储器。
DRAM :动态半导体随机存取存储器。
ROM :掩膜式半导体只读存储器。由芯片制造商在制造时写入内容,以后只能读出而不能写入。 PROM :可编程只读存储器,由用户根据需要确定写入内容,只能写入一次。
EPROM :可擦除可编程只读存储器。允许用户写入信息，之后用某种方法擦除数据，可进行多次重写。
CDROM :只读型光盘。
Flash Memory :闪速存储器。或称快擦型存储器。4.2 计算机中哪些部件可用于存储信息,按其速度、容量和价格/位排序说明。
4.3 存储器的层次结构主要体现在什么地方,为什么要分这些层次,计算机如何管理这些层次?
存储器的层次结构主要体现在 Cache-主存和主存-辅存这两个存储层次上。即从整体运行的效果分析, CPU 访存速度加快,接近于 Cache 的速度,而寻址空间和位价却接近于主存。
,他所使用的存储器其容量和位价接近于辅存,而速度接近于主存。
计算机通过硬件CPU自动管理高速缓存，根据算法（如LRU，最近最少使用）替换内容，无需软件干预。
计算机通过操作系统负责虚拟内存的管理，将主存与二级存储结合，为程序提供一个连续的地址空间。
通过页面调度和页面置换算法，操作系统决定哪些数据应该保留在主存中，哪些可以移到二级存储（辅存）中。4.4 说明存取周期和存取时间的区别。
存取时间：存储器的访问时间，是指启动一次存储器操作到完成该操作所需的时间
存取周期：存储器进行连续两次独立的存储器操作所需的最小间隔时间。
这不仅仅是完成一次操作的时间，还包括了操作完成后，存储器需要恢复到准备接受下一个操作状态所需的时间。存储周期涵盖了存储时间，同时还包括了恢复时间（Recovery Time）
即存取周期=存取时间+恢复时间4.5 什么是存储器的带宽?若存储器的数据总线宽度为 32 位，存取周期为 200ns，则存储器的带宽是多少?
存储器的带宽指单位时间内从存储器进出信息的最大数量。单位可以是字每秒，字节每秒，位每秒。
从题目中我们可以知道该机器的存储字长是32位的即4字节。
带宽 = 总线宽度/存储周期 = 1（字）/ 200(ns) = 5M 字/秒 = 20 MB/S4.6 机字长为 32 位,存储容量是 64KB，按字编址其寻址范围是多少?若主存以字节编址,试画出主存字地址和字节地址的分配情况。
存储容量是 64KB 时,按字节编址的寻址范围就是 64K
4.7 一个容量为 16 K×32 位的存储器,其地址线和数据线的总和是多少?当选用下列不同规格的存储芯片时,各需要多少片?1 K×4 位,2K×8 位,4 K×4 位,16 K×1 位,4 K×8 位,8 K ×8 位
地址线：14位
数据线：32位
总和 46位
1 K×4 位：128片
2K×8 位 ：32 片
4 K×4 位：16片
16 K×1 位：32 片
4 K×8 位：16片
8 K ×8 位： 8片4.8 试比较静态 RAM 和动态 RAM。
静态 RAM 是靠双稳态触发器
来记忆信息的
动态 RAM 是靠 MOS 电路中的栅极电容来记忆信息的。
由于电容上的电荷会泄漏，需要定时给与补充，且是破坏性读出 所以动态 RAM 需要设置刷新电路。但动态 RAM 比静态 RAM 集成度高、功耗低，从而成本也低，适于作大容量存储器。所以主内存通常采用动态 RAM，而高速缓冲存储器（Cache）则使用静态 RAM。静态 RAM 的特点：是在不断电的条件下，其中的信息保持不变，因而不必定期刷新， 其中的信息可读可写，但断电后信息就会丢失，非破坏性读出。
静态 RAM 的集成度较低，并且静态 RAM 无须考虑保持数据而设置的刷新电路，故扩展电路较简单。 动态 RAM：是绝大多数现代台式计算机的标准计算机内存，它是一种易失性存储器，需要用电压定期刷新，否则，它会丢失存储在上面的信息4.9 什么叫刷新?为什么要刷新?说明刷新有几种方法
刷新:对 DRAM 定期进行的全部重写过程
刷新原因:因电容泄漏而引起的 DRAM 所存信息的衰减需要及时补充,因此安排了定期刷新操作;
常用的刷新方法有三种:集中式、分散式、异步式。
集中式：在最大刷新间隔时间内,集中安排一段时间进行刷新,存在 CPU 访存死时间。 这样会造成大量的死时间
分散式：每读/写一行刷新一行
异步式：，比如说128*128的矩阵存储芯片，最大刷新间隔为2ms即充分利用最大刷新时间 2ms /128 = 15.6us 刷新一行 就可以了 不用每读/写一行就刷新一行。4.10 半导体存储器芯片的译码驱动方式有几种?
两种
线选法：它的特点是用一根字选择线，直接选中一个存储单元，比如说64k1位的存储器，需要64k(2^16)个子线
重合法：分为行地址和列地址，同样是 64k1位的存储器，只需要2^8 + 2^8 = 128根字线就行了4.11一个8K×8位的动态RAM芯片,其内部结构排列成256×256形式,读/写周期为0.1μs。 试问采用集中刷新、分散刷新及异步刷新三种方式的刷新间隔各为多少?
集中刷新：用集中刷新方式刷新间隔为2ms 有256 *0.1us = 25.6us的死时间
分散刷新：256×（0.1μs+0.1μs）=51.2μs
异步刷新：2ms4.12 画出用 1024×4 位的存储芯片组成一个容量为 64Kx8 位的存储器逻辑框图。要求将 64K 分成 4 个页面,每个页面分 16 组,共需多少片存储芯片?
总的片数：64k * 8 / 1k*4 = 128片
每个页面 32片 ，
每个组 2片
组中 通过 位拓展
4.13 设有一个64K×8位的RAM芯片,试问该芯片共有多少个基本单元电路(简称存储基元)? 欲设计一种具有上述同样多存储基元的芯片,要求对芯片字长的选择应满足地址线和数据线 的总和为最小,试确定这种芯片的地址线和数据线，并说明有几种解答。
512k个（2^19）
设地址线根数为 a,数据线根数为 b, 则片容量为:2^a × b = 2^19 ; b = 2^(19 − a)a
若 a = 19,b = 1,总和 = 19+1 = 20;
a = 18,b = 2,总和 = 18+2 = 20;
a = 17,b = 4,总和 = 17+4 = 21;
a = 16,b = 8 总和 = 16+8 = 24;
如果满足地址线和数据线的总和为最小，这种芯片的引脚分配方案有两种：地址线 = 19根，数据线 = 1根；或地 址线 = 18根，数据线 = 2根4.14 某8位微型机地址码为18位，若使用4K×4位的RAM芯片组成模块板结构的存储器，试问：
（1）该机所允许的最大主存空间是多少？
256KB 256KB / 32K*B =8（3）每个模块板内共有几片RAM芯片？
32 K * 8 / (4k * 4) = 16（4）共有多少片RAM？
16 * 8 = 128（5）CPU如何选择各模块板？
4.15 设CPU共有16根地址线，8根数据线，并用MREQ（低电平有效）作访存控制信号，R / W 作读写命令信号（高电平为读，低电平为写）。现有下列存储芯片：ROM（2K×8位，4K×4位，8K×8位），RAM（1K×4位，2K×8位，4K×8位），及74138译码器和其他门电路（门电路自定）。试从上述规格中选用合适芯片，画出CPU和存储芯片的连接图。要求：
1）最小4K地址为系统程序区，4096~16383地址范围为用户程序区。
（2）指出选用的存储芯片类型及数量。
（3）详细画出片选逻辑。
4.16 CPU假设同上题，现有8片8K×8位的RAM芯片与CPU相连，试回答：
（1）用74138译码器画出CPU与存储芯片的连接图；
（2）写出每片RAM的地址范围；
（3）如果运行时发现不论往哪片RAM写入数据后，以A000H为起始地址的存储芯片都有与其相同的数据，分析故障原因。
（4）根据（1）的连接图，若出现地址线A13与CPU断线，并搭接到高电平上，将出现什么后果？
如果运行时发现不论往哪片RAM写入数据后，以A000H为起始地址的存储芯片都有与其相同的数据，则根本故障原因为：该存储芯片的片选输入端很有可能总是处于低电平。可能的情况有：
该片的 -CS端 与 -WE端 连错或短路 该片的 -CS端与 CPU的 -MREQ端 错连 或 短路
**该片的 -CS端与地线错连或短路，**在此假设芯片与译码器本身都是好的。
译码器故障等。
若出现地址线A13与CPU断线，并搭接到高电平上，将会出现A13恒为“1”的情况。此时存储器只能寻址A13=1的地址空间，A13=0的另一半地址空间将永远访问不到。若对A13=0 的地址空间进行访问，只能错误地访问到A13=1的对应空间中去。4.17 写出1100、1101、1110、1111对应的汉明码。
c1=b4⊕b3⊕b1
c2=b4⊕b2⊕b1
c3=b3⊕b2⊕b1
当有效信息为1100时，c3c2c1=110,汉明码为0111100。
当有效信息为1101时，c3c2c1=001,汉明码为1010101。
当有效信息为1110时，c3c2c1=000,汉明码为0010110。
当有效信息为1111时，c3c2c1=111,汉明码为1111111。
4.18 已知收到的汉明码（按配偶原则配置）为1100100、1100111、1100000、1100001，检查上述代码是否出错？第几位出错？
假设接收到的汉明码为：c1’ c2’ b4’ c3’ b3’ b2’ b1’
纠错过程如下：
P1=c1’⊕b4’⊕b3’⊕b1’
P2=c2’⊕b4’⊕b2’⊕b1’
P3=c3’⊕b3’⊕b2’⊕b1’
如果收到的汉明码为1100100，则p3p2p1=011，说明代码有错，第3位（b4’）出错，有效信息为：1100
如果收到的汉明码为1100111，则p3p2p1=111，说明代码有错，第7位（b1’）出错，有效信息为：0110
如果收到的汉明码为1100000，则p3p2p1=110，说明代码有错，第6位（b2’）出错，有效信息为：0010
如果收到的汉明码为1100001，则p3p2p1=001，说明代码有错，第1位（c1’）出错，有效信息为：0001
4.19 已经接收到下列汉明码，分别写出它们所对应的欲传送代码。
（1）1100000（按偶性配置）
（2）1100010（按偶性配置）
（3）1101001（按偶性配置）
（4）0011001（按奇性配置）
（5）1000000（按奇性配置）
（6）1110001（按奇性配置）
（一）假设接收到的汉明码为C1’C2’B4’C3’B3’B2’B1’，按偶性配置则：P1=C1’⊕B4’⊕B3’⊕B1’
P2=C2’⊕B4’⊕B2’⊕B1’
P3=C3’⊕B3’⊕B1’
（1）如接收到的汉明码为1100000，
P1=1⊕0⊕0⊕0=1
P2=1⊕0⊕0⊕0=1
P3=0⊕0⊕0=0
P3P2P1=011，第3位出错，可纠正为1110000，故欲传送的信息为1000。
（2）如接收到的汉明码为1100010，
P1=1⊕0⊕0⊕0=1
P2=1⊕0⊕1⊕0=0
P3=0⊕0⊕0=0
P3P2P1=001，第1位出错，可纠正为0100010，故欲传送的信息为0010。
（3）如接收到的汉明码为1101001，
P1=1⊕0⊕0⊕1=0
P2=1⊕0⊕0⊕1=0
P3=1⊕0⊕1=0
P3P2P1=000，传送无错，故欲传送的信息为0001。
（二）假设接收到的汉明码为C1’C2’B4’C3’B3’B2’B1’，按奇性配置则：
P1=C1’⊕B4’⊕B3’⊕B1’⊕1
P2=C2’⊕B4’⊕B2’⊕B1’⊕1
P3=C3’⊕B3’⊕B1’⊕1
（4）如接收到的汉明码为0011001，
P1=0⊕1⊕0⊕1⊕1=1
P2=0⊕1⊕0⊕1⊕1=1
P3=1⊕0⊕1⊕1=1
P3P2P1=111，第7位出错，可纠正为0011000，故欲传送的信息为1000。
（5）如接收到的汉明码为1000000，
P1=1⊕0⊕0⊕0⊕1=0
P2=0⊕1⊕0⊕0⊕1=0
P3=0⊕0⊕0⊕1=1
P3P2P1=100，第4位出错，可纠正为1001000，故欲传送的信息为0000。
（6）如接收到的汉明码为1110001，
P1=1⊕1⊕0⊕1⊕1=0
P2=1⊕1⊕0⊕1⊕1=0
P3=0⊕0⊕1⊕1=0
P3P2P1=000，传送无错，故欲传送的信息为1001。
4.20 欲传送的二进制代码为1001101，用奇校验来确定其对应的汉明码，若在第6位出错，说明纠错过程。
欲传送的二进制代码为1001101，有效信息位数为n=7位，则汉明校验的校验位为k位，则：2^k >= n+k+1，k=4，进行奇校验设校验位为C1C2C3C4，汉明码为C1C2B7C3B6B5B4C4B3B2B1，
C1=1⊕B7⊕B6⊕B4⊕B3⊕B1=1⊕1⊕0⊕1⊕1⊕1=1
C2=1⊕B7⊕B5⊕B4⊕B2⊕B1=1⊕1⊕0⊕1⊕0⊕1=0
C3=1⊕B6⊕B5⊕B4=1⊕0⊕0⊕1=0
C4=1⊕B3⊕B2⊕B1=1⊕1⊕0⊕1=1
故传送的汉明码为10100011101，若第6位(B5)出错，即接收的码字为10100111101，则
P1=1⊕C1’⊕B7’⊕B6’⊕B4’⊕B3’⊕B1’=1⊕1⊕1⊕0⊕1⊕1⊕1=0
P2=1⊕C2’⊕B7’⊕B5’⊕B4’⊕B2’⊕B1’=1⊕0⊕1⊕1⊕1⊕0⊕1=1
P3=1⊕C3’⊕B6’⊕B5’⊕B4’=1⊕0⊕0⊕1⊕1=1
P4=1⊕C4’⊕B3’⊕B2’⊕B1’=1⊕1⊕1⊕0⊕1=0
P4P3P2P1=0110说明第6位出错，对第6位取反即完成纠错。
4.21 为什么在汉明码纠错过程中，新的检测位P4P2P1的状态即指出了编码中错误的信息位？
是因为每个检测位的错误状态可以被映射到一个特定的数据位上，而多个检测位的组合状态则可以唯一地定位到一个具体的错误位。这样，只需要知道哪些检测位报告了错误，就可以直接确定哪个数据位需要被纠正。
4.22 某机字长16位，常规的存储空间为64K字，若想不改用其他高速的存储芯片，而使访存速度提高到8倍，可采取什么措施？画图说明。
机器字长为16位，说明CPU一次能处理的数据位数是16位，不过这和本题无关。
存储空间为64K字，如果是采用单个存储体，每个存取周期的时间内，该单个存储体能向CPU提供 1个存储字长（具体是几位题干未给出）的二进制代码。
现在，若想不改用高速存储芯片，而使访存速度提高到8倍，也就是希望在一个存取周期的时间内，向CPU提供8个存储字长的二进制代码，则可采取八体交叉存取技术，8体交叉访问的结构图 和 时序图：
4.23 设CPU共有16根地址线，8根数据线，并用 M/IO 作为访问存储器或I/O的控制信号（高电平为访存，低电平为访I/O），WR（低电平有效）为写命令，RD（低电平有效）为读命令。设计一个容量为64KB的采用低位交叉编址的8体并行结构存储器。现有下图所示的存储器芯片和138译码器。
画出CPU和存储器芯片（芯片容量自定）的连接图，并写出图中每个存储芯片的地址范围（用十六进制数表示）。
解答：
8体低位交叉并行存储器的每个存储体的容量：64KB / 8 = 8KB，因此选择 8KB 的 RAM芯片。
方案1：8体交叉编址的CPU和存储芯片的连接图：
注：此设计方案只能实现八体之间的低位交叉寻址，但并不能实现八体并行操作。
4.24 一个4体低位交叉的存储器，假设存储周期为T，CPU每隔1/4存取周期启动一个存储体，试问依次访问64个字需多少个存取周期？
解答：
只有访问第1个字需要一个存取周期，从第2个字开始，每隔1 / 4存取周期即可访问一个字，因此，依次访问64个字需：
存取周期个数 = （64-1）× （1/4）T + T = 16.75T
与常规存储器的速度相比，加快了 （64 - 16.75）T = 47.25T
注：4体交叉存取虽然从理论上讲可讲存取速度提高到4倍，但实现时哟由于并行存取的分时启动需要一定的时间，故实际上只能提高到接近4倍。4.25 什么是“程序访问的局部性”？存储系统中哪一级采用了程序访问的局部性原理？
程序运行的局部性原理指：
在访问顺序上，指令顺序执行比转移执行的可能性大（大约 5:1）。
存储系统中Cache - 主存 层次采用了程序访问的局部性原理。
4.26 计算机中设置Cache的作用是什么？能否将Cache的容量扩大，最后取代主存，为什么？
成本与效率：
计算机中设置Cache主要是为了加速CPU访存速度。
Cache之所以能够快速响应CPU的请求，是因为它使用了比主存更昂贵、更快的技术，如SRAM（静态随机存取存储器）。随着Cache容量的增加，其成本也会显著上升，这与现代计算机系统追求高性价比的目标相违背。此外，当Cache达到一定规模后，其带来的性能提升会逐渐减少，因为Cache的命中率提高变得越来越困难，这被称为“收益递减定律”。4.27 Cache做在CPU芯片内有什么好处？将指令Cache和数据Cache分开又有什么好处？
Cache 做在 CPU 芯片内主要有下面几个好处：
1）可提高外部总线的利用率。因为 Cache 在 CPU 芯片内，CPU 访问 Cache 时不必占用外部
总线。
2）Cache 不占用外部总线就意味着外部总线可更多地支持 I/O 设备与主存的信息传输，增
强了系统的整体效率。
3）可提高存取速度。因为 Cache 与 CPU 之间的数据通路大大缩短,故存取速度得以提高
1）可支持超前控制和流水线控制，有利于这类控制方式下指令预取操作的完成。
2）指令 Cache 可用 ROM 实现，以提高指令存取的可靠性。
3）数据 Cache 对不同数据类型的支持更为灵活，既可支持整数（例 32 位），也可支持浮点数据（如 64 位）4.28 设主存容量为256K字，Cache容量为2K字，块长为4。
（5）若存储字长为32位，存储器按字节寻址，写出上述三种映射方式下主存的地址格式。
4.29 假设CPU执行某段程序时共访问Cache命中4800次，访问主存200次，已知Cache的存取周期为30ns，主存的存取周期为150ns，求Cache的命中率以及Cache-主存系统的平均访问时间和效率，试问该系统的性能提高了多少倍？
Cache 的命中率 = 4800 / (4800 + 200) * 100% = 96%
平均时间：0.96 * 30 + 0.04 * 150 = 34.8ns
效率 ： 命中cache 的访问时间 / 平均时间 = 30 / 34.8 * 100% = 86.2%
提升倍数：（没用cache的时间 / 用了cache的平均时间 -1= 3.3倍30 一个组相联映射的 Cache 由 64 块组成，每组内包含 4 块。主存包含 4096 块，每块由 128 字组成,访存地址为字地址。试问主存和 Cache 的地址各为几位?画出主存的地址格式。
4.31 设主存容量为 1MB，采用直接映射方式的 Cache 容量为 16KB,块长为 4,每字 32 位。试 向主存地址为 ABCDEH 的存储单元在 Cache 中的什么位置?
4.32 设某机主存容量为 4MB,Cache 容量为 16KB，每字块有 8 个字,每字 32 位,设计一个四路 组相联映射(即 Cache 每组内共有 4 个字块)的 Cache 组织。
(1)画出主存地址字段中各段的位数。
(2)设 Cache 的初态为空,CPU 依次从主存第 0,1,2,…,89 号单元读出 90 个字(主存一次读出 一个字)，并重复按此次序读 8 次,问命中率是多少?
(3)若 Cache 的速度是主存的 6 倍,试问有 Cache 和无 Cache 相比,速度约提
4.33 简要说明提高访存速度可采取的措施。
调整主存结构：
采用单体多字系统，一次从存储器中读取多个数据或指令，减少访问次数。
使用多体结构存储器，也称为交错存储器或多模块存储器，通过并行访问多个存储体来提高数据传输率。
采用高速器件：
使用具有更短存取周期的存储芯片，这意味着它们能在更短的时间内完成读写操作。4.34 反映主存和外存的速度指标有何不同?
主存的速度指标用存取周期表示。
辅存的速度指标,以磁盘为例,一般包括寻找(寻道)时间、等待时间和数据传输时间三个量。
因为主存是随机存取存储器存取周期不随存储单元的地址不同而改变。而磁盘存储器属磁表面存储器其存取周期与存储单元的位置有关不同位置所需的寻道时间和等待时间(在磁道上找到指定扇区位置所需的时间)不同故不能以一个物理量来衡量。4.38 磁盘组有 6片磁盘,最外两侧盘面可以记录,存储区域内径 22cm,外径33cm,道密度为 40 道/cm,内层密度为 400 位/cm，转速 3600r/min。
(1)共有多少存储面可用?
(2)共有多少柱面?
(3)盘组总存储容量是多少?
(4)数据传输率是多少?( 1 ) 共有 : 6 × 2 = 12 个存储面可用。
( 2 ) 有效存储区域 = ( 33 − 22 ) / 2 = 5.5 c m
柱面数 = 40 道 / c m × 5.5 = 220 道
( 3 ) 内层道周长 = π × 22 = 69.08 c m
道容量 = 400 位 / c m × 69.08 c m = 3454 B
面容量 = 3454 B × 220 道 = 759880B
盘组总容量 = 759880 B × 12 面 = 9118560 B
( 4 ) 转速 = 3600 转 / 60 秒 = 60 转 / 秒
数据传输率 = 3454 B × 60 转 / 秒 = 207240 B / S
4.40 采用定长数据块记录格式的磁盘存储器,直接寻址的最小单位是什么?寻址命令中如何 表示磁盘地址?
（1）直接寻址的最小单位是记录块（即扇区）；
（2）寻址命令中磁盘地址格式：台号+磁道号+盘面号+扇区号4.41 设有效信息为 110 ，试用生成多项式 G(x) =11011 将其编成循环冗余校验码。
答：编码过程如下：
M(x) =110 n =3
G(x) =11011 k+1 =5 k =4
M(x)·x 4 =110 0000
M(x)·x 4 /G(x) =110 0000/11011
=100+1100/11011 R(x) =1100
CRC 码 =110 1100
4…42 有一个（ 7 ， 4 ）码，生成多项式 G(x) =x 3 +x+1 ，写出代码 1001 的循环冗余校验码。
答：编码过程如下：
M(x) =1001 n =4
G(x) =x 3 +x+1 =1011
k+1 =4 k =3
M(x)·x 3 =1001 000
M(x)·x 3 /G(x) =1001 000/1011
=1010+110/1011 R(x) =110
M(x)·x 3 +R(x) =1001 000+110
=1001 110 =CRC 码
4.43 磁表面存储器和光盘存储器记录信息的原理有何不同?
磁表面存储器：磁表面存储器是在金属或塑料基体的表面上涂一层磁性材料作为记录介质， 工作时磁层随载磁体高速运转，用磁头在磁层上进行读/写操作，故称为磁表面存储器。按载磁体形状的不同，可分为磁盘、磁带和磁鼓。它们按其剩磁状态的不同而区分“0”或“1”， 而且剩磁状态不会轻易丢失，故这类存储器具有非易失性的特点。
光盘存储器：光光盘存储器是应用激光在记录介质（磁光材料）上进行读/写的存储器，具有非易失性的特点。由于光盘记录密度高、耐用性好、可靠性高和可互换性强等特点，光盘存储器越来越被用于计算机系统。4.44 试从存储容量、存取速度、使用寿命和应用场合方面比较磁盘、磁带和光盘存储器。
硬磁盘存储容量大，数据传输率比光盘高，等待时间短，常用作主存的后备存储器； 软磁盘存储器容量小，数据传输率低，平均寻道时间长，接触式存取，盘片不固定在驱动器中运行时有大量的灰尘进入盘面，不易提高位密度，近年来软盘已经被淘汰。
Ongwu博客 版权声明：以上内容未经允许不得转载！授权事宜或对内容有异议或投诉，请联系站长，将尽快回复您，谢谢合作！